CoAsia Semi（代表理事 申东洙）于10月21日（周二）在“Arm Unlocked Seoul 2025”上首次展示了自研的基于芯粒的 CoCs™（CoAsia Chiplet Solution）平台。

“Arm Unlocked Seoul 2025”是由英国半导体企业 Arm 主办的技术领导力峰会，旨在分享从云端到边缘利用 Arm 架构平台的最新技术以及 AI 计算的未来产业趋势。来自三星、Cadence、Synopsys 等全球科技企业、半导体合作伙伴及行业领袖等约 500 名相关人士出席了活动。

在本次活动中，代表 CoAsia 系统半导体部门的 CoAsia Semi 与 CoAsia Nexell 共同参展，两家公司联合推出了下一代芯粒平台 CoCs™。当天，CoAsia Nexell 代表（Go Dae-hyup）发表了题为《芯粒互操作性：基于标准的系统设计（Driving Chiplet Interoperability: Standards-Based System Design）》的主旨演讲。

Go代表强调：“随着 AI 和高性能计算（HPC）的快速普及，计算需求性能与系统日趋复杂。在追求更小制程的微型化过程中，漏电、发热及成本负担随之上升，单纯密集增加晶体管数量的‘摩尔定律式扩展’方式已面临极限。因此，需要能够均衡满足多样化功耗与性能需求的全新替代方案。”

在这一产业环境下，CoAsia Semi 基于 Arm Total Design 的官方合作伙伴关系，利用 Arm Neoverse V3 架构，正致力于帮助客户在 HPC 和 AI 领域快速实现 SoC 而无需繁琐流程。与此同时，公司推出了可提高设计效率与扩展性并降低成本的自研芯粒架构平台“CoCs™”，计划灵活应对 AI 领域所需的高性能低功耗竞争，缩小技术差距。

高代表解释称，“CoCs™”是一种将按功能拆分的芯片（Die）组合实现为一个系统的芯粒结构，能够将所需功能模块化进行组装。通过 CoCs™ 芯粒模块化实现 Arm Neoverse V3 的服务器级性能与扩展性，在维持性能、功耗、面积（PPA）平衡的同时，快速且稳定地实现符合客户需求的定制化 AI/HPC SoC，从而大幅缩短产品上市周期。

在设计阶段，利用预先验证的 Arm Neoverse V3 计算子系统（CSS）降低了初期风险；在物理实现阶段，通过迭代优化过程（Iterative Optimization）提升了电能效率并压缩了芯片面积。同时，采用标准化芯粒互连栈（SW Stack for Standardized Chiplet Interface），进一步强化了各芯粒之间的相互兼容性。

CoAsia Semi 代表理事兼 CoAsia 集团半导体部门长申东秀表示：“公司正在进一步强化针对客户定制化芯粒 SoC 的端到端（End-to-End）集成支持服务，涵盖从设计到封装、测试、量产及供应链管理的整套流程。CoCs™ 能够有效应对多芯片（Multi-die）环境中可能出现的互连可靠性问题及量产良率管理。借此，我们将缩短客户的设计与开发周期，助其赢得差异化竞争力。”